智能网卡网络与存储业务Virtio模块UVM验证过程中，从Virtio TX接口发送的报文、从Virtio RX接口接收的报文、从Virito DMA接口读请求、读响应、写请求报文，除了处理协议规定的接口时序，还需要处理正确处理接口异常时序，包括sop/eop时序异常（缺少sop/eop，或者多个sop/eop连续出现）、ready信号反压、valid信号反压、数据长度异常等各种异常时序。如何在UVM验证平台注入异常激励，同时又不影响验证平台正常的激励、保证自动比较机制在异常激励的能够正常工作，是UVM验证过程中必须充分考虑的。本文详细介绍如何在UVM验证平台中实现Virtio模块注错的异常测试，可以在后续UVM验证项目中，实现业务模块的注错测试提供参考。

智能网卡存储业务验证过程中，从host侧发送到soc侧的IO读写存储报文，在soc侧需要对IO读写报文进行解析并响应，如果是blk write命令，需要回复blk cpl完成响应，如果是blk read命令，需要返回读数据与blk cpl响应。

UVM积分板(scoreboard)是UVM验证平台必不可少的验证组件，用来检查待测设计(DUT)/参考模型(REF)的行为。UVM不提供积分板的实现方式，只提供uvm_scoreboard基类扩展，具体实现方式留给实现者。uvm_syoscb开源积分板，可以满足多种比较方法与模型，比较方法包括乱序比较(out of order)、顺序比较(in order)、按产生者顺序比较(in order by producer)；模型包括设计模型（RTL，门级）、定时/非定时参考模型（SystemVerilog、SystemC、Python）以及物理设备。uvm_syoscb以其高重用性、高适配性，可以快速在UVM验证平台集成使用，加快验证平台的开发与测试，提高验证效率。本文详细介绍如何在UVM验证平台中集成开源积分板uvm_syoscb。

智能网卡(Smart NIC)涉及以太网、PCIe高速接口、Virtio Net/Blk、OVS、RDMA等业务，这部分业务已经在很多开源的C驱动程序、建模程序，UVM验证过程中，为了减少驱动开发，可以考虑尽可能复用这部分业务的C程序，本文将介绍UVM平台集成C程序的两种方式。