一，精简指令集（RISC）与复杂指令集（CISC）
现代计算机架构中，CPU作为计算机的“大脑”一直承担着数据处理的主要职责。尽管近年来以NVIDIA为代表的GPU厂商一直在努力将数据处理的职责从CPU上卸载下来（目前看GPU做的还蛮不错），但在AI之外的业务场景中，CPU仍是数据处理的最核心组件。
CPU在进行数据处理时，总是依赖各个指令instruction来告诉CPU该如何处理当前的数据。在计算机刚出现的年代，每个指令相对简单，对于CPU来说执行每个指令无需太过复杂的步骤。然而随着计算机产业的快速发展，人们需要CPU处理额事务越来越多，也越来越复杂。与之对应的便是CPU接受的指令与数据也越来越复杂，如何进一步提升CPU的性能成为了迫切的需求。

CPU的运行效率通常由三部分决定，其中最右侧的time/cycle表示CPU内部一个时钟周期的时间长度，这一项由CPU的架构、制程工艺等共同决定。剩余两项中，instruction/program代表CPU需要多少次指令才能完成一项任务；cycle/instruction则代表CPU执行一条指令需要多少个时钟周期。
可以看到，如要提升CPU的运行效率，除了提升CPU运行的频率外，能下手的部分便是指令集了。按照上图公式来看，我们可以选择减少每个任务运行时所需的指令数量，也可以减少每个指令运行所需的cycle（CPI,cycle per instruction）。理想情况下我们希望这两点能同时实现，但现实情况是每当我们选择减少程序运行所需指令时，通常也就意味着每个指令的复杂程度上升。而指令复杂程度的增长势必会增加执行时所需的cycle数量。
当前业内主要分为两大技术方向。其一是复杂指令集架构（complex instruction set computer, CISC），这一架构的代表就是大家熟知的X86架构，代表产品就是Intel、AMD两大芯片厂商的处理器。这一指令集架构的设计理念就是创造复杂功能指令，以尽可能减少每个任务中所用到的指令数量。其二便是精简指令集架构（reduced instruction set computer, RISC），代表是近十年发展迅猛的ARM架构与今天的主角RISC-V架构。这一架构旨在减少每个指令的复杂度，以减少指令执行所需cycle，复杂的功能需求则通过多个简单指令的拼接实现。
二，RISC-V的起源
RISC-V指令集架构起源于2010年，加州大学伯克利分校的一个项目，由David Patterson（他也是RISC-I的创始人之一）、Krste Asanovic教授及其研究团队成立。他们需要选择一种处理器指令集，而在分析了 x86、ARM、MIPS、SPARC 等多个指令集后，研究团队发现这些指令集不仅设计越来越复杂，而且还存在知识产权问题，因此研究团队决定自己设计一个新的指令集架构。经过三个月的努力，他们推出了RISC-V架构。
RISC-V自诞生起就展现出开放的特色，不仅指令集开源，RISC-V也面向从边缘微终端处理器到超级计算机的全场景，从FPGA到ASIC的各个器件都有希望使用RISC-V架构。
三，RISC-V现状
为了更好的推广RISC-V指令集，RISC-V基金会与2015年成立，2020年更名为RISC-V国际协会。当前RISC-V国际协会中，有超过一半的高级成员均为中国企业。包括Intel、Google、NVIDIA、Qualcomm等芯片大厂也均在会员行列。
目前国外RISC-V芯片产品化设计做的较好的是SiFive设计的一系列核心IP，P870系列更是RISC-V高性能算力的代表。
RISC-V对国内的芯片设计意义重大。提升本土的芯片技术创新及研发能力，是我国在技术上打破国际芯片垄断格局，提升技术竞争内核的关键。国家从顶层设计和政策支持上，针对芯片半导体行业给予了大力支持。一个安全可信、生态潜力巨大的指令集架构是中国的机会。在目前中国对于芯片产业自主可控的需求之下，开源的 RISC-V 架构已经成为了中国芯片厂商强化芯片自主可控能力，是打破x86 架构以及ARM架构依赖的一个重要方向。