信号完整性（简介）

一、信号完整性的概念

定义：信号完整性是指在高速产品中由互连线引起的问题。一方面是指信号的传输质量；另一方面是指电源的质量，即电源完整性（Power Integrity )。

信号完整性引起的问题：

信号完整性就是研究如何让驱动芯片发出的信号经过传输通道被接收芯片正确接收的学问。其最终目的就是使得终端测点的信号满足接受端的输入规范需求。

信号传输示意图：

二、信号完整性面临的挑战

1.随着半导体工艺的进步，芯片集成度越来越高，电路的体积越来越小，所以各模块之间干扰也越来越严重

2.信号速率的提高，使得时序余量越来越小，PCIE GEN5的速率已经达到了 32GT/s

3.系统的功耗越来越大，使的电压的Drop和电压电流的噪声越来越难以控制

4.芯片的供电电压越来越低，使得芯片对电源噪声的要求越来越高

5.信号上升沿时间越来越小，使得极其细微的互连结构（比如说芯片封装、电路上的电容、电阻、过孔等）都会对信号完整性造成影响

6.信号振幅不断降低，导致信号噪声裕量不断减小

三、信号的特征

四、信号完整性的典型问题

过冲：过冲指的是信号超出供电电压VCC的最高电压。

下冲：下冲指的是低于参考地电压VSS的最低电压。

振铃：指接收端信号波形跳变之后并没有达到稳定电平而是产生向着门限电压“振荡”的电压波形。

非单调性：指的是信号上升沿或者下降沿存在回沟的现象。

边沿退化：指的是驱动器输出的信号经过传输线传输后信号的边沿相对于驱动器输出信号边沿会明显变缓的现象。

信号之间的偏移（skew）：接收端接收到的一组信号之间的时间差。主要由于信号的传输路径上的延时不同、驱动器本身的输出skew、以及信号传输过程中所遇到的噪声干扰、同步开关噪声等因素的影响造成。驱动器本身的输出skew我们无法控制，只能作为设计的约束条件。我们要做的就是控制信号传输路径上的上的延时以及一切对传输延时有影响的负面因素。一般在做DDR等高速并行总线设计时需要严格控制同组数据之间的skew来达到时序裕量最优化（即等长控制）。

五、信号完整性问题的解决思路

为了在产品设计初期能够及时预测、解决信号完整性方面的问题和风险，目前业界主流的硬件设计流程中都已经引入了信号完整性分析环节。