1 EMC测试项
1.1 EMC EMI EMS
- EMC(Electromagnetic Compatibility)
电磁兼容指在有限的空间、时间、频谱资源条件下，各种用电设备（广义还包括生物体）可以正常工作，不致引起降级的能力。用电设备既不会影响其他设备也不会受其他设备影响。包括电磁干扰和电磁敏感度两部分
- EMI(Electromagnetic Interference)
电磁干扰测试是测量被测设备在正常工作状态下产生并向外发射的电磁波信号的大小来反应对周围电子设备干扰的强弱。
- EMS(Electromagnetic Susceptibility)
电磁敏感度测试是测量被测设备对电磁骚扰的抗干扰的能力强弱
1.2 测试内容
EMI测试主要内容：
Radiated Emission －辐射骚扰测试
Conducted Emission－传导骚扰测试
Harmonic－谐波电流骚扰测试
Flicker－电压变化和闪烁测试
EMS测试主要内容：
ESD－静电抗扰度测试
RS－射频电磁场辐射抗扰度测试
CS－射频场感应的传导骚扰抗扰度测试
DIP－电压暂降，短时中断和电压变化抗扰度测试
SURGE－浪涌（冲击）抗扰度测试
EFT－电快速瞬变脉冲群抗扰度测试
PFMF－工频磁场抗扰度测试
测试项：
传导conduction emission （9kHz-30MHz）
功率辐射power clamp （30MHz-300MHz）
磁场辐射magnetic emission（9kHz-30MHz）
空间辐射radiated emission（30MHz-18GHz）
断续传导干扰click
谐波harmonics class a,b ,c,d
电压闪烁flicker plt .pst
静电ESD （±0.1-±16.5kV）
辐射抗扰度（1GHz以下）
快速脉冲群EFT/B （±0.1-±4.4kV）
浪涌surge （0.1-6.6kV）
传导抗扰度CS（0.1-30V）
抗磁场干扰MS（0-120A/m）
断电Dips（0%-100%）
振荡波浪涌 Oscillatory Waves Surge 0.1-6.6kV 波形100kHz
谐波、谐间波抗干扰 Harmonic、interharmonic immunity
磁场EFM 10Hz-400kHz （EN50366）
2 常见问题
2.1 3种干扰
干扰源、干扰途径、敏感器件
2.2 RE
测试环境如下图：
测试要求如下表
具体定位过程如下：
1)首先排除外界因素，将被测设备关电，确认背景噪声是否满足标准要求(标准要求点播暗室的背景噪声在限值线以下6db)
2)宽带噪声抑制方法：谱线问题描述：在30~300MHz频段内出现宽带噪声超标问题定位：一般是由电源或地噪声辐射引起问题整改：通过在电源线缆上增加去耦磁环进行验证，如果有改善则说明和电源线有关系，采用以下整改方法：
->如果设备有一体化滤波器，检查滤波器的接地是否良好，接地线是否尽可能短；金属外壳的滤波器的接地最好直接通过其外壳和地之间的大面积搭接。
->检查滤波器或滤波电路的输入输出是否隔离，是否互相靠近，若存在问题，需要优化走线；
->适当调整滤波器件参数：适当调整X/Y电容的容值、差模电感及共模扼流圈的感量，但是需要注意的是调整Y电容时要注意安全问题；改变参数可能会改善某一频段的辐射，但是却会导致另外频度变差，所以需要不断的测试，才能找到最好的组合。
->适当加大触发极上的电阻值：如果设备使用开关电源，适当增大触发极的电阻值是一个好方法，同时在集电极或者电感的续流二极管后端，连接电容到地，也可以有效减小共模开关噪声；
->减少开关电源内的回路面积，可以大大减小差模辐射；
->在PCB走线的电源处理上，在电源上，增加电容为电源去耦；且在多层板中，电源平面中地层要靠近电源层，两者互相紧邻；
->电源连接器插针定义是否符合要求，检查
->在非屏蔽设备内电源线的处理：在电源线上套上磁环进行对比验证，以后可以通过在单板上增加共模电感来实现，或者在电缆上注塑磁环；
->在屏蔽设备的电源先处理方面，电源线的出现长度有要求；
->结构屏蔽设备的孔缝泄露：在屏蔽设备内部，孔缝附近是否有干扰源；结构搭接处是否喷有绝缘漆，采用纱布将绝缘漆擦掉，对比较试验；
->系统接地线同样可能引起宽带噪声，检查接地螺钉是否喷有绝缘漆；
3)独立窄带尖峰噪声抑制方法：谱线问题描述：全频段内出现间隔均匀的窄带尖蜂群噪声或单立尖蜂噪声问题定位：如果是均匀的窄带尖蜂群噪声，计算其间隔频率差是多少，这个频率差可能就是其辐射源的基频：如果是单立的尖蜂噪声，则看看这个尖蜂噪声和单板上的时钟频率是否有倍频关系。
问题整改：有针对性的处理确定的目标时钟源。
->时钟源外壳是否接地：在PCB板上，晶体外壳应该接地处理；晶振的接地脚应该接地；->时钟输出匹配设计时钟的输出根据信号质量的要求使用始端匹配，适当变缓时钟沿，减小发射。需要注意的是，使用时钟驱动器时，时钟驱动的时钟输出同样需要匹配。->时钟源的电源滤波设计：采用磁珠＋大电容＋高频电容的滤波方式给时钟源进行滤波
->在布局布线时，要注意时钟源是否远离任何连接器或者接插件，如果存在，会有比较大的风险，需要重新设计使其远离；对于结构屏蔽设备，单板上时钟走线应远离单板上的外出接口和结构孔缝，否则会有比较大的可能使形成天线效应，辐射超标。
->在单层或者多层板上的时钟线，建议尽可能在时钟线的两侧包地线，条件不允许，也应该使时钟线和地线紧邻走线，即时钟线的一侧起码有地线，以减小时钟线的回流面积，减小差模辐射。
->多层板的时钟线走内层
->检查是否存在信号线跨其回流平面分割带，若存在会造成信号的回流面积变大->时钟源是否尽可能靠近其负载，其目的是使时钟走线尽可能短->检查在Layout时钟走线是否存在粗细跳变的情况，若有，粗细不一的时钟走线导致时钟信号出现阻抗失配问题，使时钟波形产生畸变，引起强烈的EMI问题
->时钟线的换层处理时，要求时钟线的换层孔附近必须有地层过孔存在，原因是时钟线在换层后其回流平面也换层了，在时钟换层过孔附近设置地过孔可以有效的减小其回流面积。
->检查时钟源或者时钟走线是否靠近屏蔽结构孔缝，在测试时可以使用屏蔽材料如导电布的方法进行试验对比对于结构屏蔽设备，孔缝处理不当会导致很大的辐射泄漏，严重的时候会彻底破坏结构的屏蔽效能。定位结构上哪处泄漏的方法有：-> 使用频谱仪和近场探头沿结构孔缝处进行扫描，确定泄漏点：
-> 在暗室内转动转台和改变天线极化方式，寻找辐射最大时的转台角度以及天线的极化状态 ，并保持住，再进行处理。
-> 找到影响最大的泄漏缝 (孔) 后，采用簧片或导电布等屏蔽材料进行处理，或者检查此处结构搭接是否有喷漆等不良因素。
->在接口辐射的问题中，接口电路的设计极为重要，可以通过拔插线缆或者在线缆上套磁环比较测试结果来确定是否有接口辐射引起超标；对于没有隔离器件的接口，如串口等，其外出信号线处设置接地桥，以保证其信号回流。
整改前超标数据
整改后合格数据
2.3 CE
CE测试环境如下图：
EUT放置在80~90CM高实验台上，实验台表面为铺金属接地板的导电平面或非导电平面。
CE测试数据超标图如下：
CE问题定位及整改如下：
(1). CE传导1MHz以内，主要是差模干扰，整改对策：a>. 增加差模电感，并调整合适电感量b>. 增大X2电容容量c>. 小功率电源可采用PI型滤波器，大电解电容容量可选用较大些。
(2).CE传导1MHz 至 5MHz,主要是差模与共模混合干扰，整改对策：采用输入端并联一系列X2电容来滤除差摸干扰并分析出是哪种干扰超标并以解决。a>. 共模干扰超标可增加共模电感，选用合理的电感量来抑制。b>. 差模干扰超标可调整X2电容容量，增加差模电感，调整差模电感量。c>. 调整IC Vcc及变压器吸收整流二极管特性：用一对快速二极管如FR107或者一对普通整流二极管1N4007。IC 供电采用二级整流(整流二极管+电解 串2组)。
(3).CE传导 5MHz以上以共摸干扰为主，采用抑制共模整改对策：a>.对于外壳接地的(PE)，在地线上用一个磁环串绕2-3圈会对10MHz以上干扰有较大的衰减作用。b>.处理后端输出整流管的吸收电路和初级大电容并联电容的大小。c>.可选择紧贴变压器的铁芯绕一圈铜箔， 铜箔闭环。
(4).CE传导 20MHz 至 30MHz 超标整改对策：a>. 对于一类产品可以采用调整对地Y2电容量或改变Y2电容位置。b>. 调整初次极间Y1电容位置及电容容量。c>. 在变压器外面包铜箔，变压器最里层加屏蔽层，调整变压器的各绕组的排布。d>. 在变压器与开关管MOSFET之间加磁珠(BEAD CORE)。e>. 在变压器的输入电压脚加一个小电容。f>. 输出线前面接一个双线并绕的小共模电感g>.在输出整流管两端并联RC滤波器且调整合适的参数。h>. 改变PCB Layout设计布局。南拳北腿开关电源地线设计绝招单点接地之串联接地与并联接地i>. 增大开关管MOSFET驱动电阻Rg
2.4ESD
ESD原理
ESD是英文ElectroStatic Discharge即“静电放电”意思。
静电是由于物体之间相互摩擦起电所形成的高压电场 ，这样的高压会对电子设备例如手机瞬时放电，从而导致设备暂时性功能失效甚至永久性的损伤。
我们要做的就是分析ESD产生的机理、建立合理的测试方法和标准、从设计上采取合理的方式来防止静电对手机的损害；保证我们设计出来的手机可以抵抗一定等级静电损害，提高产品的可靠性。
ESD对电子设备的影响按程度分为破坏和干扰。破坏导致暂时隐性或者永久性损伤；干扰导致电子设备暂时功能失效。从作用机理上可分为传导和耦合。
ESD两种主要的破坏机制：由ESD电流产生热量导致设备的热失效；由ESD感应出过高电压导致绝缘击穿。两种破坏可能在一个设备中同时发生，例如，绝缘击穿可能激发大的电流，这又进一步导致热失效。
ESD属于EMC中EMS的一部分，适用标准GB/T 17626.2 /IEC61000-4-2/EN61000-4-2 ，之间关系是等同的。
ESD测试
建立合理有效的静电测试模型，对于有效控制产品防ESD的能力，非常重要。目前业界提出的通用静电模型有3种：人体模型(HBM)、机器静电放电模型(MM)、充电器件模型（CDM）。这3种模型适用不同的静电放电场合。其中最常用的是HBM模型。同样静电电压等级下，对器件的损MM>CDM>HBM。
目前产品规格书最常见的是HBM、MM模型，CDM提到的不多。下面是同一个器件，三种模型下的静电等级。电子器件标准一般是HBM 接触2kv。
具体手机静电测试标准是按照HBM制定的，细分为空气放电和接触放电，参考国标GB/T 17626.2。
HBM放电波形
ESD测试方法
湿度要求在35%--60%(建议取40%)，温度要求在15℃－30℃ （建议25℃） ；大气压力要求在86 kpa—106 kpa。其他的实验室要求请参考GB/T 17626.2-1998 环境状况特别是湿度一定要在测试报告中记录，和静电测试关系最大。
ESD应对策略分为前期设计预防和后期补救两部分。
前期预防和后期补救要遵循以下原则：
1.设计时要充分考虑结构堵和导的可行性，配合主板留好接地位置，改用非导电材料；在PCB布局布线评审阶段，结构和硬件要一起核对；同时保证主板地的完整性；
2.ESD电路设计预防和后期补救都要从静电入口进行，这样代价最小；同时注意成本最小，量产可行，避免手工装配操作；
3.整机静电防护要保证先堵后导，堵要充分堵；导也要保证充分导。
结构设计
- 考虑好锌合金外壳、屏蔽罩良好接地；对必须留孔的复位键等，留一定的绝缘距离；电镀件装配时尽量远离主板裸露的器件、板边等。
- 选用合理的工艺和装配件，如光模块，RJ45有弹片接地，面板缝隙有导电泡棉
- 前面板开孔设置安全距离和屏蔽
硬件设计
- 原理图设计阶段：前面板接口留静电防护措施，如串电阻、加TVS、压敏电阻、齐纳管、大的滤波电容等等；
- PCB布局阶段：要把静电防护器件靠近静电入口放置；保证BB、RF、功率器件到主地和电池GND的回流通畅，有铺地铜的空间；
- PCB走线阶段：静电入口到防护器件走线要保证3mm以上，静电防护器件 地脚直接进主地；系统复位线、电压检测线、中断线、时钟线、控制线走内层、包地、远离板边；去除死铜、铜皮尖端。
- 地孔的处理要保证各个地铜充分连接，回流顺畅，地孔分布均匀合理。
2.5浪涌
电磁兼容领域所指的浪涌冲击一般来源于开关瞬态和雷击瞬态。
开关瞬态
系统开关瞬态与以下内容有关：
a）主电源系统切换骚扰，例如电容器组的切换；
b）配电系统内在仪器附近的轻微开关动作或者负荷变化；
c）与开关装置有关的谐振电路，如晶闸管；
d）各种系统故障，例如对设备组接地系统的短路和电弧故障
雷击瞬态
雷电产生浪涌（冲击）电压的主要原理如下：
a）直接雷击于外部电路（户外），注入的大电流流过接地电阻或外部电路阻抗而产生电压；
b）在建筑物内、外导体上产生感应电压和电流的间接雷击（即云层之间或云层中的雷击或击于附近物体的雷击，这种雷击产生的磁场） ；
c）附近直接对地放电地雷电入地电流耦合到设备组接地系统的公共接地路径。
当保护装置动作时，电压和电流可能发生迅速变化，并可能耦合到内部电路
浪涌冲击形成的机理
试验内容：
对电气和电子设备的供电电源端口、信号和控制端口在受到浪涌（冲击）干扰时的性能进行评定。
试验目的：
评定设备在遭受到来自电力线和互连线上高能量浪涌（冲击）骚扰时产品的性能。
试验发生器（雷击浪涌发生器）
a）信号发生器特性应尽可能地模拟开关瞬态和雷击瞬态现象；
b）如果干扰源与受试设备的端口在同一线路中，例如在电源网络中（直接耦合），那么信号发生器在受试设备的端口能够模拟一个低阻抗源；
c）如果干扰源与受试设备的端口不在同一线路中（间接耦合），那么信号发生器能够模拟一个高阻抗源。
对于不同场合使用的产品及产品的不同端口，由于相应的浪涌（冲击）瞬态波形各不相同，因此对应模拟信号发生器的参数也不相同。
试验实施
电源、信号和其他功能电量应在其额定的范围内使用，并处于正常的工作状态。
根据要进行试验的EUT的端口类型选择相应的试验试验波形发生器和耦合单元及相应的信号源内阻。
使受试设备处于典型工作条件下，根据受试设备端口及其组合，依次对各端口施加冲击电压，。
每种组合应针对不同脉冲极性进行测试，两次脉冲间隔时间不少于1min。 对电源端子进行浪涌测试时，应在交流电压波形的正、负峰值和过零点分别施加试验电压。 对电源线和信号线应分别在不同组合的共模和差模状态下施加脉冲冲击。 每种组合状态至少进行5次脉冲冲击。若需满足较高等级的测试要求，也应同时进行较低等级的测试。 只有两者同时满足，我们才认为测试通过。
试验结果
若电快速速变脉冲群测试通不过，可能产生如下后果：
（1 ）引起接口电路器件的击穿损坏。
（2 ）造成设备的误动作。
电源端浪涌（冲击）试验配置（差模方式）
电源端浪涌（冲击）试验配置（共模方式）
浪涌脉冲的上升时间较长，脉宽较宽，不含有较高的频率成分，因此对电路的干扰以传导为主。主要体现在过高的差模电压幅度导致输入器件击穿损坏，或者过高的共模电压导致线路与地之间的绝缘层击穿。由于器件击穿后阻抗很低，浪涌发生器产生的很大的电流随之使器件过热发生损坏。对于有较大平滑电容的整流电路，过电流使器件损坏也可能是首先发生的。
例如，对开关电源的高压整流滤波电路而言，浪涌到来时，整流电路和平滑电容提供了很低的阻抗，浪涌发生器输出的很大的电流流过整流二极管，当整流二极管不能承受这个电流时，就发生过热而烧毁。随着电容的充电，电容上的电压也会达到很高，有可能导致电容击穿损坏。
雷击浪涌试验有共模和差模两种。因此浪涌吸收器件的使用要考虑到与试验的对应情况。为保证使用效果，浪涌吸收器件要用在进线入口处。由于浪涌吸收过程中的di/dt特别大，在器件附近不能有信号线和电源线经过，以防止因电磁耦合将干扰引入信号和电源线路。
此外，浪涌吸收器件的引脚要短；吸收器件的吸收容量要与浪涌电压和电流的试验等级相匹配。
雷击浪涌试验的最大特点是能量特别大。所以采用普通滤波器和铁氧体磁芯来滤波、吸收的方案基本无效；必须使用气体放电管、压敏电阻、硅瞬变电压吸收二极管和半导体放电管等专门的浪涌抑制器件才行。浪涌抑制器件的一个共同特性就是阻抗在有浪涌电压与没浪涌电压时不同。正常电压下，它的阻抗很高，对电路的工作没有影响；当有很高的浪涌电压加在它上面时，它的阻抗变得很低，将浪涌能量旁路掉。这类器件的使用方法是并联在线路与参考地之间，当浪涌电压出现时，迅速导通，以将电压幅度限制在一定的值上压敏电阻、瞬态抑制二极管和气体放电管具有不同的伏安特性，因此浪涌通过它们时发生的变化不同.
浪涌保护器（Surge Protective Device英文简称SPD）系统的主要作用是保护电子设备免受“浪涌”的损害。浪涌或瞬间变电压或过电压是指电压在电能流动过程中大幅超过其额定水平。有各种因素可以引起电压的短暂上升。当电压增加持续三毫微秒（十亿分之一秒）或更长时间,被称为浪涌。当某种装置在电源线中的某点使电荷激增时,就会产生电涌。接通、断开电感负载或大型负载的时候会产生很高的操作过电压,这种瞬时的过电压称为浪涌。最常见的浪涌大概是闪电。
原理分类：
- 开关型:放电间隙、气体放电管、闸流晶体管等。
- 限压型:氧化锌、压敏电阻、抑制二极管、雪崩二极管等。
- 分流型或扼流型:扼流线圈、高通滤波器、低通滤波器、1/4波长短路器等。
用途分类
- 电源保护器: 交流电源保护器、直流电源保护器、开关电源保护器等。
信号保护器:低频信号保护器、高频信号保护器、天馈保护器等
2.6常见防护器件
压敏电阻
当压敏电阻上的电压超过一定幅度时，电阻的阻值大幅度降低，从而浪涌能量泄放掉。
在浪涌电压作用下，导通后的压敏电阻上的电压（一般称为钳位电压），等于流过压敏电阻的电流乘以压敏电阻的阻值，因此在浪涌电流的峰值处钳位电压达到最高。
（1）优点：峰值电流承受能力较大，价格低。
（2）缺点：钳位电压较高（取决于最大浪涌电流），一般可以达到工作电压的2～3倍，因此电路必须能承受这么高的浪涌电压。 另外，压敏电阻随着受到浪涌冲击次数的增加，漏电流增加。
如果在交流电源线上应用会导致漏电流超过安全规定的现象，严重时，压敏电阻会因过热而爆炸。
压敏电阻的其他缺点还有：响应时间较长，寄生电容较大。
（3）适用场合：直流电源线、低频信号线，或者与气体放电管串联起来用在交流电源线上。
瞬态抑制二极管（TVS）
当TVS上的电压超过一定幅度时，器件迅速导通，从而将浪涌能量泄放掉。
由于这类器件导通后阻抗很小，因此它的钳位电压很平坦，并且很接近工作电压。
（1 ）优点：响应时间短，钳位电压低（相对于工作电压）。
（2 ）缺点：由于所有功率都耗散在二极管的PN 结上，因此它所承受的功率值较小，允许流过的电流较小。
一般的TVS 器件的寄生电容较大，如在高速数据线上使用，要用特制的低电容器件，但是低电容器件的额定功率往往较小。 （3 ）适用场合：浪涌能量较小的场合。如果浪涌能量较大，要与其他大功率浪涌抑制器件一同使用，TVS 作为后级防护。
气体放电管
当气体放电管上的电压超过一定幅度时，器件变为短路状态，阻抗几乎为零。这种导通原理与控制感性负载的开关触点被击穿的原理相同，只是这里两个触点之间的距离和气体环境是控制好的，可使击穿电压为一个确定值。
气体放电管一旦导通后，它上面的电压会很低。
（1）优点：承受电流大，寄生电容小。
（2）缺点：响应时间长。
另外，由于维持它导通所需要的电压很低，因此当浪涌电压过后，只要加在气体放电管上的电压高于维持电压，它就会保持导通。在交流场合应用时，只有当交流电过零点时，它才会断开，因此会有一定的惯用电流。
由于跟随电流的时间较长，会导致放电管触点迅速烧毁，从而缩短放电管的寿命。
（3）适用场合：信号线或工作电压低于导通维持电压的直流电源线上（一般低于10V）；与压敏电阻组合起来用在交流电源线上。
气体放电管和压敏电阻组合应用
气体放电管和压敏电阻都不适合单独在交流电源线上使用：
气体放电管的问题是它的电流效应。 压敏电阻的问题是随着受浪涌作用的次数增加交流漏电流增加。一个实用的方案是将气体放电管与压敏电阻串联起来使用。如果同时在压敏电阻上并联一个电容，浪涌电压到来时，可以更快地将电压加到气体放电管上，缩短导通时间。
这种气体放电管与压敏电阻的组合除了可以避免上述缺点以外，还有一个好处就是可以降低限幅电压值。在这里可以使用导通电压较低（低于工作电压）的压敏电阻。从而可以降低限幅电压值。采用组合式保护方案能发挥不同保护器件的各自特点，从而取得最好的保护效果。浪涌经过压敏电阻和气体放电管后，会残留一个较窄的脉冲，这是由于气体放电管导通点较高所致。由于这个脉冲较窄，因此很容易用低通滤波器滤除。
3 EMC设计
3.1方案选型
方案选择、主要部件、集成电路的选型、电路和机械结构设计；
对于产品的成功与否，第一层次设计是最基本、最重要的，任何错误都意味着该产品项目彻底失败。这一层主要EMC考虑体现在：
a） 方案选择、主要部件、集成电路的选型主要考虑减少辐射骚扰或提高射频辐射抗干扰能力，尽量选用本身发射小的芯片，如翻转时间长、工作速率低的器件，多地线脚的芯片（芯片实质就是集成度较高的电路模块，封装时多装地线脚，可以减小高速差模电流环面积S，相应地减小芯片的发射）；避免使用大功率、高损耗器件，它们往往是大的辐射源；
b） 保证所选器件不工作在非线性区，以免产生谐波分量成为干扰源。
c） 电路和机械结构设计除考虑减少辐射骚扰或提高射频辐射抗干扰能力外，主要考虑电源电路防外部骚扰包括浪涌、快速脉冲群、静电、电压跌落、电压变化等；
d） 电路设计或方案应不使数字信号波形产生过冲，应使无用的谐波振荡幅度最小，使无用的高次谐波成分最少，避免引发强烈的电磁骚扰；
e） 对集总参数电路，增加阻尼、 减小Q值，防止振荡；
3.2PCB设计
对于产品的成功与否， PCB的EMC设计是重要的一环。PCB设计不合理，会产生无法补救的后果；
PCB良好的EMC设计，有事半功倍的效果。PCB的EMC设计应遵循以下内容：
a） 尽量减小所有的高速信号及时钟信号线构成的环路面积，连接线要尽可能短，并使信号线紧邻地回路；
b） 印制板层数选择考虑关键信号的屏蔽和隔离要求，先确定所需信号层数，然后考虑成本的前提下，增加地平面和电源层是PCB EMC设计最好的措施之一；
c） 个别电源层、地层不能作为一个连续的平面时，采用多网孔连接形成地格蜂窝网，有效减小电流环路面积，减小公共阻抗R，加大信号与地层分布电容；
d） 线路板布线设计时顺序考虑：电源和地/时钟线/信号线，布线应该短、直、粗、匀，不要直角和突变，不应有“之”字形，用圆角代替尖锐走线，尽可能加宽电源和地的布线，电源和地层的分割，尽量符合微带线和带状线要求；
e） 走线尽可能远离骚扰源，布线考虑铁氧体材料的使用，预留磁珠和贴片滤波器的位置，以备按需加减；
3.3接地与线缆
PCB的EMC设计中也提到供电与接地、高速信号线路的EMC设计，此外，还应遵循以下内容：
a）芯片间使用低阻抗地连接（地平面），不同芯片供电脚间阻抗尽量小，芯片供电脚（意思是离芯片供电脚很近的供电线上）与地间接高频旁路电容，供电布线预留磁珠和贴片滤波器的位置，以备按需加减；
- b) 布线、I/O排线的核心原则就是减小电流环面积S,布置排线的原理与印制板分层原理一样，关键电源线与其对应的地线相邻，所有的信号层特别是高速信号、时钟信号线与地线相邻，尽量避免两信号线相邻；
- e) 机内采用屏蔽线防止感应噪声；
- f) 滤波器的输入输出线应拉开距离，忌并行走线，以免影响滤波效果;
- h) I/O接口注意高速电路阻抗匹配，减小、消除反射；
3.4屏蔽设计
屏蔽好的要求有三：完整的电连续体；滤波措施；良好的接地。
a)整机机机壳内骚扰场强较大，机壳塑料部分未涂导电材料或所涂导电材料不佳，机箱有孔洞、缝隙，不是一个完整电连续体，进出线滤波不好，最终都可导致辐射骚扰超出限值。机箱为了更好屏蔽电磁辐射，既能照顾到机箱的散热需求，又能有效地防止电磁波的衍射，开孔尺寸一般不超过4mm；
- b) 根据产品实际进行屏蔽设计，端口、通风孔、孔洞、连接缝隙的屏蔽性都是值得考虑的因素;
- c) 导电泡棉的形状尺寸选择；
- d) 结构件加工力的选择
- e) 为保证机箱的密封性，要使用精密模具冲压成型，设计适当的弹点和卷边；
- f) 机箱内阻抗板设计
- g) 接地点间距，数量，阻抗设计。
3.5滤波设计
电源线滤波和信号线滤波的重要性并不亚于机箱屏蔽，滤波关键是针对EMC要求，兼顾达标和经济的原则。在I/O接口部位，一般采用高频滤波效果好、安装简单的滤波连接器。在电缆上缠绕或套用铁氧体磁环也能起到一定的滤波吸波作用。设计或使用信号线滤波器时，滤波器的截止频率须高于电缆上要传输的信号频率。
a）传导骚扰问题处理的方法主要是低通滤波。在１ＭＨｚ以上时，传导发射问题通常是由辐射发射的耦合而引起的，须综合运用抑制传导发射和辐射发射的技术措施，如屏蔽、去耦和滤波；
c） 减共模和差模电容，加减共模和差模线圈，调整电容参数和线圈匝数，共模和差模插入损耗对频率的曲线都可改变。滤波器的泄漏电流是指相线和中线与外壳地之间流过的电流。它主要取决于连接在相线与地和中线与地间的共模电容。
d） 电源滤波器安装位置应靠近电源线入口处，如能做成与接口一体化更好。对于金属屏蔽机箱，选用独立电源屏蔽滤波器，安装在电源线入口处，并确保滤波器外壳与设备机箱（地）良好电接触，这样的效果是最好的。滤波器接地通常固定在电缆出口处的公共地金属构件上。
