searchusermenu
  • 发布文章
  • 消息中心
点赞
收藏
评论
分享
原创

Intel UPI v2.0物理层及拓扑

2023-08-29 02:49:47
1122
0

Intel Ultra Path Interconnect(Intel UPI)物理层是一个单向、差分接口。 每个Intel UPI 端口都包含每个方向 24 条通道宽的输入和输出链路,使每个端口的总信号数达到 96个(48 个差分信号)。

1.1 Intel UPI v2.0 信号列表及功能说明

表1 Intel Ultra Path Interconnect 版本 2.0(Intel UPI v2.0)信号列表

图2 Intel Ultra Path Interconnect v2.0 物理层概述

Intel Sapphire Rapids 处理器和未来的 Eagle Stream 平台兼容处理器采用可能独特的英特尔 UPI 配置进行设计。如果Intel UPI 端口不会在平台上实现,需要将 Rx 信号连接到 Vss 并使 Tx 信号悬空。

Eagle Stream平台具有Intel Ultra Path Interconnect(Intel UPI_v2.0)端口,旨在以 16GT/s 的最大传输速率运行 Sapphire Rapids,在未来的 Eagle Stream 平台处理器上运行高达 20GT/s,具体取决于已安装处理器的功能。

1.2 基于 Eagle Stream 的服务器处理器拓扑

Sapphire Rapids 处理器可实现多达 4 个Intel UPI v2.0 端口。可以使特定的Intel UPI v2.0 端口以与其他UPI v2.0 端口不同的数据速率运行。Intel参考BIOS需要为所有受支持拓扑实现端口到端口连接。

图3 Sapphire Rapids 封装

1.3 两路(2S)拓扑

2S 平台可以设计为在插槽之间使用 2、3 和 4 个Intel UPI v2.0 链接。提供了参考代码 BIOS 来建立此拓扑。具有 2 个Intel UPI v2.0 端口的 Sapphire Rapids 处理器 SKU 在 CPU 的北部上实现 UPI0(Intel UPI v2.0 端口 0)和 UPI1(Intel UPI v2.0 端口 1),UPI2(Intel UPI v2.0 端口 2)和 UPI3(Intel UPI v2.0 端口 3)处于非活动状态。

为了在同一板上具有 2、3 或 4 个 Intel v2.0 UPI 端口的 Sapphire Rapids 处理器上支持 2S 拓扑,开发人员需要在 Eagle Stream 平台上具有正确的连接。

sockets之间的 UPI0 和 UPI1 链接仅限于通过(UPI0<->UPI0 和 UPI1<->UPI1)连接或(UPI0<->UPI1 和 UPI1<->UPI0)连接相互连接,以支持 2UPI SKU。 UPI2 链接仅限于连接到另一个socket的 UPI2。 这允许支持 3UPI SKU,同时保持板上的 2UPI SKU 兼容性。 UPI3 链接仅限于连接到其他sockets的 UPI3,以允许与 4UPI SKU 的 4 链接连接,同时保持板兼容性。

图4  2S 拓扑

表5  Eagle Stream 兼容处理器的 2S 连接选项

注意:

1.Spread Core设计实现UPI0-UPI0和UPI1-UPI1以避免超过最大走线长度。
2. 在 2S_4L 拓扑中交叉Intel UPI 端口 2 和 3 的 Tx 和 Rx,以容纳所有 SKU。
3. Shadowed Core布局实现UPI0-UPI1和UPI1-UPI0,CPU北部相互面对。
4. Spread 和 Shadowed Core 设计连接 UPI2-UPI2 和 UPI3-UPI3 以适应所有 SKU。
5. UPI0 和 UPI1 在 2 个 UPI 端口 Eagle Stream 兼容处理器 SKU 上处于活动状态,而 UPI2 和 UPI3 处于非活动状态。
6. UPI0、UPI1 和Intel UPI2 在 3 个 UPI 端口 Eagle Stream 兼容处理器 SKU 上处于活动状态,而 UPI3 处于非活动状态。

图6  2S Spread核心布局

图7 2S Shadowed布局

1.4 四路 (4S) 拓扑

在 Eagle Stream 平台上,可以设计 4S 拓扑,将一个处理器的Intel UPI 端口 0、1 和 2 连接到另一个处理器,形成全连接拓扑。 Eagle Stream 不支持在 4S 平台拓扑上使用 4 个Intel UPI 端口。

图8  4S 拓扑

表9  Eagle Stream 兼容处理器上的 4S 连接选项

Intel参考平台能够为 4S-Ring 和 4S-FullyConnected 拓扑验证以下五个记录 UPI 端口映射配置计划。

图10  4S UPI 端口映射配置 #1:4S-Ring

图11  4S UPI 端口映射配置#2:4S-Ring

图12  4S UPI 端口映射配置#3:4S-完全连接

图13  4S UPI 端口映射配置 #4:4S-完全连接

图14  4S UPI 端口映射配置 #5:4S-Ring

0条评论
0 / 1000
乘风
12文章数
2粉丝数
乘风
12 文章 | 2 粉丝
原创

Intel UPI v2.0物理层及拓扑

2023-08-29 02:49:47
1122
0

Intel Ultra Path Interconnect(Intel UPI)物理层是一个单向、差分接口。 每个Intel UPI 端口都包含每个方向 24 条通道宽的输入和输出链路,使每个端口的总信号数达到 96个(48 个差分信号)。

1.1 Intel UPI v2.0 信号列表及功能说明

表1 Intel Ultra Path Interconnect 版本 2.0(Intel UPI v2.0)信号列表

图2 Intel Ultra Path Interconnect v2.0 物理层概述

Intel Sapphire Rapids 处理器和未来的 Eagle Stream 平台兼容处理器采用可能独特的英特尔 UPI 配置进行设计。如果Intel UPI 端口不会在平台上实现,需要将 Rx 信号连接到 Vss 并使 Tx 信号悬空。

Eagle Stream平台具有Intel Ultra Path Interconnect(Intel UPI_v2.0)端口,旨在以 16GT/s 的最大传输速率运行 Sapphire Rapids,在未来的 Eagle Stream 平台处理器上运行高达 20GT/s,具体取决于已安装处理器的功能。

1.2 基于 Eagle Stream 的服务器处理器拓扑

Sapphire Rapids 处理器可实现多达 4 个Intel UPI v2.0 端口。可以使特定的Intel UPI v2.0 端口以与其他UPI v2.0 端口不同的数据速率运行。Intel参考BIOS需要为所有受支持拓扑实现端口到端口连接。

图3 Sapphire Rapids 封装

1.3 两路(2S)拓扑

2S 平台可以设计为在插槽之间使用 2、3 和 4 个Intel UPI v2.0 链接。提供了参考代码 BIOS 来建立此拓扑。具有 2 个Intel UPI v2.0 端口的 Sapphire Rapids 处理器 SKU 在 CPU 的北部上实现 UPI0(Intel UPI v2.0 端口 0)和 UPI1(Intel UPI v2.0 端口 1),UPI2(Intel UPI v2.0 端口 2)和 UPI3(Intel UPI v2.0 端口 3)处于非活动状态。

为了在同一板上具有 2、3 或 4 个 Intel v2.0 UPI 端口的 Sapphire Rapids 处理器上支持 2S 拓扑,开发人员需要在 Eagle Stream 平台上具有正确的连接。

sockets之间的 UPI0 和 UPI1 链接仅限于通过(UPI0<->UPI0 和 UPI1<->UPI1)连接或(UPI0<->UPI1 和 UPI1<->UPI0)连接相互连接,以支持 2UPI SKU。 UPI2 链接仅限于连接到另一个socket的 UPI2。 这允许支持 3UPI SKU,同时保持板上的 2UPI SKU 兼容性。 UPI3 链接仅限于连接到其他sockets的 UPI3,以允许与 4UPI SKU 的 4 链接连接,同时保持板兼容性。

图4  2S 拓扑

表5  Eagle Stream 兼容处理器的 2S 连接选项

注意:

1.Spread Core设计实现UPI0-UPI0和UPI1-UPI1以避免超过最大走线长度。
2. 在 2S_4L 拓扑中交叉Intel UPI 端口 2 和 3 的 Tx 和 Rx,以容纳所有 SKU。
3. Shadowed Core布局实现UPI0-UPI1和UPI1-UPI0,CPU北部相互面对。
4. Spread 和 Shadowed Core 设计连接 UPI2-UPI2 和 UPI3-UPI3 以适应所有 SKU。
5. UPI0 和 UPI1 在 2 个 UPI 端口 Eagle Stream 兼容处理器 SKU 上处于活动状态,而 UPI2 和 UPI3 处于非活动状态。
6. UPI0、UPI1 和Intel UPI2 在 3 个 UPI 端口 Eagle Stream 兼容处理器 SKU 上处于活动状态,而 UPI3 处于非活动状态。

图6  2S Spread核心布局

图7 2S Shadowed布局

1.4 四路 (4S) 拓扑

在 Eagle Stream 平台上,可以设计 4S 拓扑,将一个处理器的Intel UPI 端口 0、1 和 2 连接到另一个处理器,形成全连接拓扑。 Eagle Stream 不支持在 4S 平台拓扑上使用 4 个Intel UPI 端口。

图8  4S 拓扑

表9  Eagle Stream 兼容处理器上的 4S 连接选项

Intel参考平台能够为 4S-Ring 和 4S-FullyConnected 拓扑验证以下五个记录 UPI 端口映射配置计划。

图10  4S UPI 端口映射配置 #1:4S-Ring

图11  4S UPI 端口映射配置#2:4S-Ring

图12  4S UPI 端口映射配置#3:4S-完全连接

图13  4S UPI 端口映射配置 #4:4S-完全连接

图14  4S UPI 端口映射配置 #5:4S-Ring

文章来自个人专栏
服务器硬件
12 文章 | 1 订阅
0条评论
0 / 1000
请输入你的评论
0
0